報告主題：集成電路寄生參數提取技術
報告人：喻文健
報告人單位：清華大學
主辦：高能效計算與應用中心
時間：5月31日（周一）下午3:10-5:00
地點：二教411
講座摘要
寄生參數提取是芯片物理設計中建模/分析/仿真的基礎，通過它才能估算電路時延、實現信号完整性和電源完整性分析，從而對整個電路設計的各項性能指标進行驗證。寄生參數提取的主要任務是計算互連線的等效電阻、電容參數，并形成電路網表。随着工藝制程的發展、電路規模的增大，如何準确快速地進行寄生參數提取（尤其是電容提取）對于保證設計質量、提高制造良率、減少成本和縮短設計周期變得越來越重要。
本次講座圍繞電阻提取、電容提取、版圖寄生參數提取等問題，介紹各種寄生參數提取與計算技術及其應用場景，包括作為其核心的場求解器技術的數學原理與主要算法，并對不同方法的優缺點、實際應用情況進行分析與比較。
報告人信息
清華大學計算機系長聘副教授、軟件研究所所長，國家優青基金獲得者。研究方向包括電子設計自動化(EDA)、大數據數值計算與機器學習等。發表包括IEEE Trans., SIAM Jour.等頂級期刊論文40多篇、國際會議論文70多篇，在Springer公司出版英文專著1部，獨立編著的《數值分析與算法》獲清華大學優秀教材一等獎。曾獲教育部自然科學獎二等獎、2016年度知社學術圈中國新銳科技人物突出貢獻獎、清華大學科研成果推廣應用效益獎，獲DATE’2016/ICTAI’2019等著名國際會議的最佳論文(學生論文)獎、及5次最佳論文獎提名。擔任ASP-DAC Steering Committee Member、CCF集成電路設計專業組常委，國際期刊IEEE T-CAD和Integration的編委、國際會議ASP-DAC技術分委員會主席、CSTIC電路設計與EDA分會主席、多個頂級會議的程序委員等。研究成果被技術轉移或直接應用于美國、日本、中國多家EDA公司、以及MATLAB軟件中。
